新一代硬件安全技术

本书全面阐述了新兴技术驱动的硬件安全，重点阐述了新兴技术的内在特性，以及如何利用这些特性来实现硬件安全基元。本书还介绍了实现上述硬件安全基元和方案的自旋电子器件、忆阻器、硅纳米线晶体管和光电器件，并给出了详细的硬件安全应用案例研究。本书还讨论了集成电路供应链各个阶段面临的安全问题，包括设计、代工生产、封装集成、测试验证等阶段所涉及的威胁和应对措施。总之，本书旨在提供一个全面的视角来阐述新兴技术中超越传统CMOS技术的新颖特性，这些特性具有良好的前景，有助于推动硬件安全的发展。

本书全面涵盖了硬件安全概念，这些概念源自新型逻辑与存储设备及其相关架构的独特特性。本书聚焦将设备独有的特性（如多功能性、运行时多态性、内在熵、非线性、异构集成的便捷性、防篡改性等）映射到其所助力实现的安全基元上，这些安全基元包括静态和动态伪装、真随机数生成、物理不可克隆函数、大规模安全异构系统以及防篡改存储器。本书还深入探讨了几种设备技术，这些技术能够提供诸如自旋电子开关、忆阻器、硅纳米线晶体管和铁电器件等关键特性，以满足安全基元和方案的需求。同时，针对每一种概述的安全应用，本书都给出了详细的案例研究。总体而言，本书全面剖析了新型设备中发掘出的极具潜力的特性如何推动硬件安全的进步，而这些特性恰恰是传统CMOS器件所不具备的。

译者序<br />推荐序<br />前言<br />第1章　硬件安全概貌1<br />1.1　硬件安全基础1<br />1.1.1　运行时数据安全2<br />1.1.2　确保硬件的完整性与机密性5<br />1.2　CMOS技术在硬件安全方面的局限性17<br />1.3　新兴技术的内在特性18<br />1.3.1　可重构性18<br />1.3.2　运行时多态性20<br />1.3.3　非线性和本征熵20<br />1.3.4　异构物理集成20<br />1.3.5　抗篡改性与抗侧信道攻击性20<br />1.4　本章小结21<br />参考文献21<br />第2章　静态伪装的可重构性31<br />2.1　引言31<br />2.2　用于静态伪装的可重构新型器件31<br />2.3　典型多功能器件32<br />2.3.1　全自旋逻辑器件32<br />2.3.2　硅纳米线场效应晶体管33<br />2.3.3　二维器件34<br />2.4　案例研究：使用巨型自旋霍尔效应器件进行静态伪装35<br />2.4.1　GSHE开关的表征与比较36<br />2.4.2　安全分析40<br />2.5　本章小结43<br />参考文献43<br />第3章　基于运行时多态的动态伪装46<br />3.1　引言46<br />3.2　使用多态器件实现动态伪装46<br />3.3　典型多态器件47<br />3.3.1　磁逻辑器件47<br />3.3.2　畴壁器件48<br />3.3.3　基于拓扑绝缘体的器件49<br />3.4　案例研究：用磁旋逻辑器件实现动态伪装50<br />3.4.1　MESO器件基础51<br />3.4.2　MESO门的功能多态性53<br />3.4.3　针对不可信代工机构的动态伪装55<br />3.4.4　针对不可信测试机构的动态伪装58<br />3.4.5　针对不可信终端用户的动态伪装62<br />3.5　本章小结63<br />参考文献64<br />第4章　物理不可克隆函数的非线性特性66<br />4.1　引言66<br />4.2　基于新兴技术的物理不可克隆函数的特性66<br />4.3　典型PUF器件68<br />4.3.1　忆阻器68<br />4.3.2　碳纳米管器件68<br />4.3.3　3D集成70<br />4.3.4　光学器件71<br />4.4　案例研究：等离子增强的光学物理不可克隆函数72<br />4.4.1　关于器件物理学的探索73<br />4.4.2　概念76<br />4.4.3　评估78<br />4.5　本章小结84<br />参考文献84<br />第5章　真随机数生成器的本征熵87<br />5.1　引言87<br />5.2　构建基于新型器件的真随机数生成器87<br />5.3　典型真随机数生成器88<br />5.3.1　铁电场效应晶体管88<br />5.3.2　扩散忆阻器89<br />5.3.3　自旋骰子90<br />5.4　案例研究：用于TRNG的进动纳磁切换91<br />5.4.1　熵源92<br />5.4.2　实现方案93<br />5.4.3　随机性和性能基准94<br />5.5　本章小结97<br />参考文献98<br />第6章　用异构的2.5D和3D集成保护硬件与数据安全100<br />6.1　引言100<br />6.2　异构2.5D和3D集成的概念101<br />6.3　用于硬件安全的2.5D和3D集成102<br />6.3.1　硬件的机密性与完整性102<br />6.3.2　运行时数据安全105<br />6.4　案例研究Ⅰ：用于知识产权保护和木马防护的3D集成106<br />6.4.1　3D集成对安全性和实用性的影响107<br />6.4.2　知识产权保护的方法112<br />6.4.3　知识产权保护的结果分析114<br />6.4.4　防止针对性木马植入的方法123<br />6.4.5　防止针对性木马植入的结果127<br />6.5　案例研究Ⅱ：用2.5D集成技术来保护针对不可信芯粒的系统级操作133<br />6.5.1　2.5D信任根的概念和背景135<br />6.5.2　2.5D信任根的架构和实现138<br />6.5.3　实验评估145<br />6.6　本章小结154<br />参考文献154<br />第7章　基于新兴技术的防篡改硬件160<br />7.1　引言160<br />7.2　防篡改逻辑和存储技术概述160<br />7.3　防篡改硬件的典型实现161<br />7.3.1　基于保护涂层的防读硬件161<br />7.3.2　基于碳纳米管传感器的加密应用162<br />7.3.3　3D硬件笼箱163<br />7.4　案例研究：基于安全磁电反铁磁体的防篡改非易失性存储器164<br />7.4.1　SMART的构造和工作原理165<br />7.4.2　基于SMART的安全存储166<br />7.5　本章小结169<br />参考文献169<br />第8章　新兴技术对侧信道攻击的抵御172<br />8.1　引言172<br />8.2　新兴技术可提供的内生防御措施172<br />8.3　抵御侧信道攻击的典型实现173<br />8.3.1　全自旋逻辑173<br />8.3.2　忆阻器174<br />8.3.3　硅纳米线场效应晶体管174<br />8.4　案例研究Ⅰ：负电容场效应晶体管对功耗侧信道攻击的影响175<br />8.4.1　NCFET的功耗177<br />8.4.2　功耗侧信道评估的CAD流程177<br />8.4.3　实验评估180<br />8.5　案例研究Ⅱ：3D集成对热侧信道攻击的影响185<br />8.5.1　热侧信道187<br />8.5.2　方法189<br />8.5.3　评估实验193<br />8.6　本章小结197<br />参考文献198<br />附录202<br />附录A　s-LLGS方程202<br />附录B　NIST SP 800-22统计测试套件203<br />附录C　关于k-security现有技术的局限性和进展状况204